Skip to content Skip to footer

Nuovi approcci all'accelerazione hardware usando FPGA a bassa densità

Chiedi ai progettisti di sistemi di elencare i problemi che affrontano - non importa se stanno costruendo applicazioni mobili per consumatori, automobili, industriali, medici o scientifici - e inevitabilmente menzionano l'ottimizzazione delle prestazioni del processore host. Non è sorprendente. L'architettura basata sull'evento di questi MPU consente loro di multitasking e affrontare nuove priorità man mano che si verificano. Ma poiché il numero di I/O continua a salire, pone anche una crescente domanda di larghezza di banda.
Impiegato di gestire una gamma più ampia di I/O e altre funzioni di comando e controllo a livello di sistema, gli MPU ospitanti di oggi devono rimanere operativi per periodi di tempo più lunghi, consumando così preziose potenza e calcola risorse.
Scarica questo white paper per saperne di più.

Per saperne di più

Inviando questo modulo accetti Lattice Semiconductor Corporation contattandoti con e-mail relative al marketing o per telefono. Si può annullare l'iscrizione in qualsiasi momento. Lattice Semiconductor Corporation siti web e le comunicazioni sono soggette alla loro Informativa sulla privacy.

Richiedendo questa risorsa accetti i nostri termini di utilizzo. Tutti i dati sono protetto dal nostro Informativa sulla Privacy.In caso di ulteriori domande, inviare un'e-mail dataprotection@techpublishhub.com

digital route logo
Lang: ENG
Type: Whitepaper Length: 9 pagine

Altre risorse da Lattice Semiconductor Corporation