Tecniche di layout della scheda a basso costo per la progettazione con PLD in pacchetti BGA
I dispositivi logici programmabili (PLD) offrono vantaggi intrinseci di flessibilità di tempo a market e di progettazione rispetto ai circuiti integrati specifici dell'applicazione (ASIC) e ai prodotti standard specifici per applicazioni (ASSP).
La crescente complessità dei requisiti di sistema ha guidato la necessità di aumentare la densità logica e i pin I/O dei PLD. Di conseguenza, l'array di griglia a sfera (BGA) è diventato il pacchetto preferito per i PLD. Le opzioni BGA come la scala chip BGA, il campo BGA e l'array di chip BGA hanno ampiamente sostituito la maggior parte delle opzioni QFP (Quad Fla Flat Package) sulla maggior parte dei PLD.
Scarica questo white paper per saperne di più.
Per saperne di più
Inviando questo modulo accetti Lattice Semiconductor Corporation contattandoti con e-mail relative al marketing o per telefono. Si può annullare l'iscrizione in qualsiasi momento. Lattice Semiconductor Corporation siti web e le comunicazioni sono soggette alla loro Informativa sulla privacy.
Richiedendo questa risorsa accetti i nostri termini di utilizzo. Tutti i dati sono protetto dal nostro Informativa sulla Privacy.In caso di ulteriori domande, inviare un'e-mail dataprotection@techpublishhub.com
Categorie Correlate: Condensatori, Energia, Incorporato, Resistori
Altre risorse da Lattice Semiconductor Corporation
Progettazione per bassa potenza
Il consumo di energia sta diventando una variabile sempre più importante quando si tratta di calcolare l'OPEX e l'impronta di carbonio per i proge...
Gen2 Serial Rapidio e FPGA a basso costo, a b...
Poiché i requisiti di larghezza di banda per applicazioni come wireless, wireline e elaborazione medica/imaging continuano a far crescere i proget...
Interfacce SERDES ad alta velocità in FPGA d...
Il semiconduttore reticolare ha introdotto due famiglie FPGA a basso costo con Serdes, The LatticeeCP2M, introdotte nel 2007 e la famiglia più rec...
