Tecniche di layout della scheda a basso costo per la progettazione con PLD in pacchetti BGA
I dispositivi logici programmabili (PLD) offrono vantaggi intrinseci di flessibilità di tempo a market e di progettazione rispetto ai circuiti integrati specifici dell'applicazione (ASIC) e ai prodotti standard specifici per applicazioni (ASSP).
La crescente complessità dei requisiti di sistema ha guidato la necessità di aumentare la densità logica e i pin I/O dei PLD. Di conseguenza, l'array di griglia a sfera (BGA) è diventato il pacchetto preferito per i PLD. Le opzioni BGA come la scala chip BGA, il campo BGA e l'array di chip BGA hanno ampiamente sostituito la maggior parte delle opzioni QFP (Quad Fla Flat Package) sulla maggior parte dei PLD.
Scarica questo white paper per saperne di più.
Per saperne di più
Inviando questo modulo accetti Lattice Semiconductor Corporation contattandoti con e-mail relative al marketing o per telefono. Si può annullare l'iscrizione in qualsiasi momento. Lattice Semiconductor Corporation siti web e le comunicazioni sono soggette alla loro Informativa sulla privacy.
Richiedendo questa risorsa accetti i nostri termini di utilizzo. Tutti i dati sono protetto dal nostro Informativa sulla Privacy.In caso di ulteriori domande, inviare un'e-mail dataprotection@techpublishhub.com
Categorie Correlate: Condensatori, Energia, Incorporato, Resistori
Altre risorse da Lattice Semiconductor Corporation
FPGA nelle reti wireless di prossima generazi...
Oltre alla connettività vocale, le reti wireless cellulari digitali come GSM e il suo miglioramento, GSM-edge, possono ora fornire una velocità d...
Capacità di elaborazione del segnale incorpo...
I nuovi segmenti di mercato stanno guidando sempre più i fornitori di FPGA in competizione per incorporare una più ampia varietà di funzionalitÃ...
Risolvere le sfide dell'intelligenza, della v...
Questo white paper introdurrà gli FPGA ECP5 ™ e Latticeecp3 ™ come soluzioni vitali per superare le sfide di co-elaborazione del design incorp...
