Verifica a livello di sistema e debug di progetti di memoria DDR3/4

Questa nota dell'applicazione fornisce un'introduzione alla tecnologia di memoria DDR e spiega le sfide comuni, relative alla natura specifica dei dati DDR, ai bus di comando / indirizzo e controllo e descrive le misurazioni tipiche per verificare e eseguire il debug di progetti di sistema DDR.
L'articolo spiega i punti di prova raccomandati e la connessione delle sonde dell'oscilloscopio, nonché la compensazione degli effetti dagli interposer DDR tramite la considerazione. Il documento descrive un'efficace verifica dell'integrità del segnale con misurazioni del diagramma oculare, innesco avanzato e funzionalità TDR/TDT. Dato l'elevato numero di linee di segnale e la terminazione dinamica del bus, SSN (rumore di commutazione simultanea) ha un effetto significativo nei progetti di memoria DDR e nell'integrità del segnale, nonché l'integrità della potenza è altamente dipendente dal modello. Introduciamo tecniche per ottenere alti tassi di acquisizione e aiutare a rilevare in modo efficiente scenari peggiori, influenzando le prestazioni della progettazione complessiva della memoria. Il documento include anche uno sguardo ravvicinato sull'integrità del potere.
Fornendo esempi di migliori pratiche nel processo di verifica e debug di progettazione, il documento affronta tutti i progettisti di sistemi e gli ingegneri di test, lavorando su progetti di memoria DDR.