Ottimizzazione del layout PCB
Questo white paper esplorerà l'ottimizzazione del layout PCB per un convertitore di dollari a base di carico (POL) basato su FET, confrontando i progetti convenzionali e proponendo un nuovo layout ottimale per ridurre ulteriormente i parassiti.
Il layout ottimale fornirà una migliore efficienza, velocità di commutazione più veloci e un ridotto superamento della tensione del dispositivo rispetto ai progetti convenzionali.
Scarica questo white paper per saperne di più.
Per saperne di più
Inviando questo modulo accetti Efficient Power Conversion Corporation (EPC) contattandoti con e-mail relative al marketing o per telefono. Si può annullare l'iscrizione in qualsiasi momento. Efficient Power Conversion Corporation (EPC) siti web e le comunicazioni sono soggette alla loro Informativa sulla privacy.
Richiedendo questa risorsa accetti i nostri termini di utilizzo. Tutti i dati sono protetto dal nostro Informativa sulla Privacy.In caso di ulteriori domande, inviare un'e-mail dataprotection@techpublishhub.com
Categorie Correlate: Condensatori, Energia
Altre risorse da Efficient Power Conversion Corporation (EPC)
Selezione di egan® FET Optimal onsistance
Articoli precedentemente pubblicati hanno mostrato che Egan FETS si comporta per la maggior parte come i dispositivi di silicio e possono essere va...
Driver Egan® FET e considerazioni di layout
Quando si considerano i requisiti di azionamento del gate, i tre parametri più importanti per i FET Egan sono (1) la tensione massima di gate cons...
Impatto dei parassiti sulle prestazioni
Con miglioramenti nella commutazione delle figure di merito fornite da Egan FETS, i parassiti del layout di imballaggio e PCB sono fondamentali per...
