Gen2 Serial Rapidio e FPGA a basso costo, a bassa potenza
Poiché i requisiti di larghezza di banda per applicazioni come wireless, wireline e elaborazione medica/imaging continuano a far crescere i progettisti dipendono dai set di strumenti necessari per fornire loro le capacità di elaborazione del segnale in tempo reale necessarie.
I dispositivi DSP e Network Processing Unit (NPU), uniti a FPGA a basso costo e basso potere che supportano Gen2 Serial Rapidio (SRIO), possono fornire una piattaforma ideale per affrontare sfide come l'elaborazione ad alta velocità , una base di abbonati in rapido aumento e costi e Limitazioni di potere.
Scarica questo white paper per saperne di più.
Per saperne di più
Inviando questo modulo accetti Lattice Semiconductor Corporation contattandoti con e-mail relative al marketing o per telefono. Si può annullare l'iscrizione in qualsiasi momento. Lattice Semiconductor Corporation siti web e le comunicazioni sono soggette alla loro Informativa sulla privacy.
Richiedendo questa risorsa accetti i nostri termini di utilizzo. Tutti i dati sono protetto dal nostro Informativa sulla Privacy.In caso di ulteriori domande, inviare un'e-mail dataprotection@techpublishhub.com
Categorie Correlate: Componenti, Energia, Incorporato
Altre risorse da Lattice Semiconductor Corporation
CMOS a MIPI D-Phy Interface Bridge Soft IP
MIPI D-Phy è un PHY pratico per le tipiche applicazioni di fotocamera e display. È progettato per sostituire il tradizionale bus parallela in bas...
Considerazioni sul potere nel design FPGA
Il potere è sempre stato una considerazione progettuale. Tradizionalmente, tuttavia, una priorità inferiore è stata assegnata al potere che alla...
Risolvere le sfide dell'interfaccia di oggi c...
I progettisti stanno implementando un'ampia varietà di soluzioni di ponte di interfaccia che consentono loro di trasferire i dati tra i protocolli...
